高通 HBC 記憶體架構完成驗證，AI250 明年出樣

高通在 2026 年 11 月 2 日宣佈，其第一代高頻寬計算（HBC）技術已在美國聖迭戈實驗室完成硬體驗證，驗證了該技術的完整讀寫能力和近存計算能力，實現 133 TB/s 記憶體頻寬。HBC 是高通針對 AI 推理場景開發的近存計算架構，通過矽通孔（TSV）將多層 LPDDR 記憶體垂直堆疊在計算晶片上方，堆疊結構底部整合一顆計算晶片負責近存計算，使資料傳輸距離從傳統架構中的數釐米縮短至數微米。

高通此前公佈的技術方案顯示，該設計以 LPDDR 替代傳統 HBM，並藉助 LPDDR 相對較低的功耗和計算與記憶體的緊密整合，提升 AI 推理場景下的資料搬運效率。搭載 HBC 架構的 AI250 加速器計劃於 2027 年上半年出樣，目前尚未到出樣階段，報道將該進展描述為這一以 LPDDR 替代 HBM 的推理記憶體方案進入產品化階段。