華為釋出搭載新一代達芬奇架構 NPU 的麒麟 9050 系列晶片

2026 年 11 月 11 日，華為麒麟官方公眾號發文，正式釋出首款採用「邏輯摺疊」技術 τ 的麒麟 9050 系列晶片。該系列搭載新一代達芬奇架構 NPU，據稱 NPU 效能提升 140%、功耗降低 66%，並支援 Transformer 引擎、超低功耗感知引擎和 CANN 異構計算架構。

晶片被定位為業界首個支援 30B MoE 大模型在端側執行的移動晶片，支援多級存算協同最佳化與低位元量化。依託這一 NPU，麒麟 9050 系列落地了多項端側 AI 功能，包括感知螢幕的 AI 螢幕朗讀、感知影像的 Xmage 智拍 2.0、感知人眼的 AI 眼動翻頁，以及感知位置的熄屏地圖 2.0，可在不聯網、不依賴雲端的情況下執行。

在此之前的 2026 年 10 月，華為舉行 2026 麒麟媒體溝通會，華為半導體業務無線終端晶片產品管理部部長徐松餘曾表示，麒麟 9050 系列作為首款邏輯摺疊的 τ 晶片，將開啟未來 10 年新徵程，現場 PPT 顯示華為目標在 2031 年實現 P 核頻率突破 5GHz。目前關於該系列的公開資訊僅限於上述釋出內容，尚未見後續供貨、搭載機型等進展的報道。